▲낸드플래시는 셀 하나에 몇 비트를 저장할 수 있느냐에 따라 SLC, MLC, TLC 방식으로 나뉜다.
[디지털데일리 한주엽기자] 낸드플래시 메모리는 최소 단위인 셀에 몇 비트(bit)를 저장할 수 있느냐에 따라 싱글레벨셀(Single Level Cell, SLC), 멀티레벨셀(Multi Level Cell, MLC), 트리플레벨셀(Triple Level Cell, TLC) 방식으로 나뉜다. SLC는 1비트(0, 1), MLC는 2비트(00, 01, 10, 11), TLC는 3비트(000, 001, 010, 011, 100, 101, 110, 111)를 저장할 수 있다. SLC 방식은 재기록 가능 횟수와 읽기, 쓰기, 지우기 성능이 MLC와 TLC보다 월등히 높다. MLC, TLC로 갈 수록 이들 성능은 떨어진다. 반면 동일 공정의 동일 칩(Die) 면적에서 용량은 TLC가 가장 많다.
SLC와 MLC, TLC 방식 낸드플래시 모두 플로팅게이트(FloatingGate, FG)에 전자(electron)를 저장하는 구조는 동일하다(관련기사 참조). SLC의 경우 동작 구조가 단순하다. 전자가 없으면 0, 있으면 1로 인식하는 식이다. MLC로 가면 복잡해진다. 전자가 없거나, 조금 있거나, 중간쯤 있거나, 많이 있거나로 00, 01, 10, 11을 구분한다. 셀 하나에 3비트를 저장하는 TLC는 갇힌 전자의 개수(정도)를 8단계로 구분해야 한다.
데이터를 쓰는 과정도 복잡하다. SLC의 경우 컨트롤게이트(ControlGate, CG)에 전압을 걸거나, 걸지 않는 2가지 경우의 수가 있지만 MLC와 TLC는 컨트롤게이트로 걸리는 전압의 세기를 각각 4가지, 8가지로 구분해야 한다. 낸드플래시 셀에 많은 보다 많은 데이터를 저장할 수록 성능이 떨어지는 이유는 바로 이러한 복잡성에서 오는 것이다. 복잡성이 증가하면 데이터를 다룰 때 오류가 늘어날 수 밖에 없다. SLC보다 MLC에, MLC보다는 TLC에 보다 많은 양의 오류 확인&수정(Error Check&Correct, ECC) 코드가 들어가는 이유도 바로 여기 있다. MLC나 TLC 방식에서 쓰기 작업을 할 때 ECC로도 못 잡는 오류는 다시 써야 한다. ECC 해석 시간, ECC로도 못 잡는 오류로 다시 쓰는 시간 등도 전반적인 성능에 영향을 미친다.
▲SLC와 MLC, TLC의 전압 세기. 0과 1만을 구분하는 SLC와는 달리 TLC의 경우 8단계로 전압을 구분해 셀 하나에 3비트를 저장한다.
수명과도 연관이 있다. 플로팅게이트는 절연체인 산화막으로 둘러쌓여 있다. 산화막은 기본적으로 닫힌 상태지만 컨트롤게이트 전압을 걸어주면 전자가 산화막을 통과해 플로팅게이트로 들어간다. 이 과정이 계속적으로 반복되면 산화막에도 전자가 쌓여(손상) 저항이 커진다. SLC는 전압을 걸지 않거나 거는, 비교적 간단한 방법으로 0과 1을 판단하므로 이 같은 저항 변화에도 오랜 기간 셀을 유지할 수 있다. 산화막의 저항이 커지면 더 높은 전압을 걸어주면 되기 때문이다. 그러나 전압의 세기가 촘촘한 MLC, 이보다 더 촘촘한 TLC의 경우 SLC와 비교해 저항 변화에 따른 셀 유지 기간이 축소될 수 밖에 없다. SLC, MLC, TLC로 갈 수록 수명이 짧아지는 이유다. TLC 낸드플래시를 탑재한 솔리드스테이트드라이브(SSD)에서 이러한 성능 저하, 짧은 수명을 보완해주는 것이 바로 컨트롤러나 펌웨어 같은 소프트웨어 기술이다. 용량당 가격이 저렴한 TLC 낸드플래시 칩으로 SSD를 구성하고, 성능과 수명을 높인 대표 제품이 바로 삼성전자의 ‘에보(Evo)’ 시리즈다.
한편, 생산 공정이 미세화되면 MLC나 TLC를 구현하는 것이 더 어려워진다. 셀 크기가 작아지면 플로팅게이트의 면적 역시 감소한다. 이는 플로팅게이트에 저장할 수 있는 전자 숫자의 급격한 감소를 야기한다. 1x나노 낸드플래시에서 한 개의 플로팅게이트에 저장할 수 있는 전자의 개수는 10개 정도인 것으로 전해진다. 이처럼 적은 개수의 전자로 TLC의 8단계(000, 001, 010, 011, 100, 101, 110, 111) 전자 저장 정도를 구분하기란 쉬운 일이 아니다. 더욱이 공정이 미세화되면 플로팅게이트를 둘러싼 산화막의 두께 또한 얇아지므로 저항 변화가 더 빨리온다. 평명형 플로팅게이트 방식 낸드플래시가 진화의 한계에 봉착했다는 견해가 나왔던 것도 이 때문이다. 업계는 적층 셀 구조의 3D 낸드플래시로 이 같은 한계를 돌파하고 있다. 삼성전자의 경우 3D V낸드플래시를 이미 양산하고 있고, SK하이닉스, 도시바, 마이크론도 관련 기술을 개발하고 있다.
<한주엽 기자>powerusr@ddaily.co.kr
▲낸드플래시는 셀 하나에 몇 비트를 저장할 수 있느냐에 따라 SLC, MLC, TLC 방식으로 나뉜다.
[디지털데일리 한주엽기자] 낸드플래시 메모리는 최소 단위인 셀에 몇 비트(bit)를 저장할 수 있느냐에 따라 싱글레벨셀(Single Level Cell, SLC), 멀티레벨셀(Multi Level Cell, MLC), 트리플레벨셀(Triple Level Cell, TLC) 방식으로 나뉜다. SLC는 1비트(0, 1), MLC는 2비트(00, 01, 10, 11), TLC는 3비트(000, 001, 010, 011, 100, 101, 110, 111)를 저장할 수 있다. SLC 방식은 재기록 가능 횟수와 읽기, 쓰기, 지우기 성능이 MLC와 TLC보다 월등히 높다. MLC, TLC로 갈 수록 이들 성능은 떨어진다. 반면 동일 공정의 동일 칩(Die) 면적에서 용량은 TLC가 가장 많다.
SLC와 MLC, TLC 방식 낸드플래시 모두 플로팅게이트(FloatingGate, FG)에 전자(electron)를 저장하는 구조는 동일하다(관련기사 참조). SLC의 경우 동작 구조가 단순하다. 전자가 없으면 0, 있으면 1로 인식하는 식이다. MLC로 가면 복잡해진다. 전자가 없거나, 조금 있거나, 중간쯤 있거나, 많이 있거나로 00, 01, 10, 11을 구분한다. 셀 하나에 3비트를 저장하는 TLC는 갇힌 전자의 개수(정도)를 8단계로 구분해야 한다.
데이터를 쓰는 과정도 복잡하다. SLC의 경우 컨트롤게이트(ControlGate, CG)에 전압을 걸거나, 걸지 않는 2가지 경우의 수가 있지만 MLC와 TLC는 컨트롤게이트로 걸리는 전압의 세기를 각각 4가지, 8가지로 구분해야 한다. 낸드플래시 셀에 많은 보다 많은 데이터를 저장할 수록 성능이 떨어지는 이유는 바로 이러한 복잡성에서 오는 것이다. 복잡성이 증가하면 데이터를 다룰 때 오류가 늘어날 수 밖에 없다. SLC보다 MLC에, MLC보다는 TLC에 보다 많은 양의 오류 확인&수정(Error Check&Correct, ECC) 코드가 들어가는 이유도 바로 여기 있다. MLC나 TLC 방식에서 쓰기 작업을 할 때 ECC로도 못 잡는 오류는 다시 써야 한다. ECC 해석 시간, ECC로도 못 잡는 오류로 다시 쓰는 시간 등도 전반적인 성능에 영향을 미친다.
▲SLC와 MLC, TLC의 전압 세기. 0과 1만을 구분하는 SLC와는 달리 TLC의 경우 8단계로 전압을 구분해 셀 하나에 3비트를 저장한다.
수명과도 연관이 있다. 플로팅게이트는 절연체인 산화막으로 둘러쌓여 있다. 산화막은 기본적으로 닫힌 상태지만 컨트롤게이트 전압을 걸어주면 전자가 산화막을 통과해 플로팅게이트로 들어간다. 이 과정이 계속적으로 반복되면 산화막에도 전자가 쌓여(손상) 저항이 커진다. SLC는 전압을 걸지 않거나 거는, 비교적 간단한 방법으로 0과 1을 판단하므로 이 같은 저항 변화에도 오랜 기간 셀을 유지할 수 있다. 산화막의 저항이 커지면 더 높은 전압을 걸어주면 되기 때문이다. 그러나 전압의 세기가 촘촘한 MLC, 이보다 더 촘촘한 TLC의 경우 SLC와 비교해 저항 변화에 따른 셀 유지 기간이 축소될 수 밖에 없다. SLC, MLC, TLC로 갈 수록 수명이 짧아지는 이유다. TLC 낸드플래시를 탑재한 솔리드스테이트드라이브(SSD)에서 이러한 성능 저하, 짧은 수명을 보완해주는 것이 바로 컨트롤러나 펌웨어 같은 소프트웨어 기술이다. 용량당 가격이 저렴한 TLC 낸드플래시 칩으로 SSD를 구성하고, 성능과 수명을 높인 대표 제품이 바로 삼성전자의 ‘에보(Evo)’ 시리즈다.
한편, 생산 공정이 미세화되면 MLC나 TLC를 구현하는 것이 더 어려워진다. 셀 크기가 작아지면 플로팅게이트의 면적 역시 감소한다. 이는 플로팅게이트에 저장할 수 있는 전자 숫자의 급격한 감소를 야기한다. 1x나노 낸드플래시에서 한 개의 플로팅게이트에 저장할 수 있는 전자의 개수는 10개 정도인 것으로 전해진다. 이처럼 적은 개수의 전자로 TLC의 8단계(000, 001, 010, 011, 100, 101, 110, 111) 전자 저장 정도를 구분하기란 쉬운 일이 아니다. 더욱이 공정이 미세화되면 플로팅게이트를 둘러싼 산화막의 두께 또한 얇아지므로 저항 변화가 더 빨리온다. 평명형 플로팅게이트 방식 낸드플래시가 진화의 한계에 봉착했다는 견해가 나왔던 것도 이 때문이다. 업계는 적층 셀 구조의 3D 낸드플래시로 이 같은 한계를 돌파하고 있다. 삼성전자의 경우 3D V낸드플래시를 이미 양산하고 있고, SK하이닉스, 도시바, 마이크론도 관련 기술을 개발하고 있다.
<한주엽 기자>powerusr@ddaily.co.kr
